1 設計方案
系統設計框架如圖1所示。數字信號處理器選用TI公司的32位浮點DSPs TMS320C6727,A/D轉換部分采用2片TI公司的音頻模/數轉換芯片PCM4204,D/A轉換部分采用2片TI公司的音頻數/模轉換芯片PCM4104,數字信號接收部分選用數字音頻接收接口芯片DIR9001。
TMS320C6727大功率電感貼片電感器是TI公司推出的一款專門用于音頻信號處理的高速、浮點DSPs。其高達300 MHz的頻率再加上32位的浮點處理能力,使得它可以輕松運行各種復雜的音頻處理算法,滿足系統實時性的要求。另外其本身帶有3個McASP接口,支持I2S、TDM、S/PDIF等電感器廠多種音頻傳輸格式,可以實現與其他音頻設備的無縫連接。
PCM4204與PCM4104分別是4通道、24位、216kHz采樣頻率的模/數和數/模芯片。其中PCM4.204支持左校驗、右校驗、I2S等數據傳輸格式,且主/從模式可以設置;PCM4104支持左校驗、右校驗、I2S等數據傳輸格共模電感式,軟靜音(soft mute)模式,軟/硬兩種控制方式可供選擇。
DIR9001用于接收采樣頻率在24~108 kHz之間的雙相編碼信號,輸出格式為I2S、左校驗、右校驗等。
2 硬件電路
音頻系統硬件電路分為音頻采集、音頻回放和通信3個部分。音頻采集部分實現模擬音頻信號轉換成數字音頻信號并傳入TMS320C6727;音頻回放部分實現數字音頻信號從TMS320C6727輸出并轉換成模擬音頻信號驅動揚聲器;通信部分實現與其他音頻設備間的數據傳輸。音頻數據的采集傳輸與通信都通過TMS320C6727的McASP口完成。TMS320C6727有3個McASP口:McASP0、McASPl、McASP2口。其中McASP0口有16個串行數據口AXR0~AXRl5,McASPl有6個串行數據口(共用AXR8~AXRl3),McASP2有2個串行數據口(共用AXRl4、AXRl5)。音頻采集與回放使用McASPO的AXR0~AXR7,音頻數據通信發送采用McASP0的AXRl4,接收采用McASP2口。
PCM4204與PCM4104的時鐘由PLL1707組成的時鐘電路產生,時鐘頻率為24.576 MHz(256fs,fs為采樣頻率)。每個McASP口的接收數據時鐘和發送數據時鐘是相互獨立的,并且都有自己的主時鐘(AHCLK),當McASP接口為I2S提供時鐘信號時,BCK和LRCK除可以從系統時鐘得到外還可以從AHCLK分頻得到。
2.1 音頻采集電路
音頻采集電路連線圖由圖2給出。因為本文重點不在前端調理電路,所以圖中只給出了PCM4204與TMS320C6727的MeASP0口之間的硬件連接關系。
PCM4204與McASPO口之繞行電感間的數據傳輸格式選用I2S總線。I2S總線有3種主要信號:位時鐘(BCK)、幀時鐘(LRCK)和串行數據。
PCM4204有Master/Slave(主/從)兩種工作模式:當工作在Master模式時,PCM4204產生BCK信號和LRCK信號;當工作在Slave模式時,PCM4204接收BCK信號和LRCK信號。TMS320C6727的McASP接口同樣可以接收BCK信號和LRCK信號。考慮到McASP接口的BCK信號和LRCK信號由DSPs的內部時鐘分頻得到,無法得到音頻所需的精確時鐘信號,因此BCK信號和LRCK信號由PCM4204產生。為了防止2片PCM4204同時設為Master模式而造成時鐘信號混亂,把其中一片設置為Master模式,另一片設置為Slave模式。工作在Master模式的PCM4204同時為McASP0口的接收時鐘和另一片PCM4204提供BCK信號和LRCK信號。
McASP0口的AXR0~AXR3設置為接收模式分別與2片PCM4204的信號輸出端相連,用于接收從PCM4204發出來的串行數字音頻信號。
2.2 音頻回放電路 大功率電感廠家 |大電流電感工廠