把握DCM、PLL、PMCD和MMCM知識是穩健可靠的時鐘設計策略的基礎。賽靈思在其FPGA中提供了豐富的時鐘資源，大多數設計人員在他們的FPGA設計中或多或少都會用到。不過對FPGA設計新手來說，什么時候用DCM、PLL、PMCD和MMCM四大類型中的哪一種，讓他們頗為困惑。賽靈思現有的FPGA中沒有一款同時包含這四種資源（見表1）。

　　這四大類中的每一種都針對特定的應用。例如，數字時鐘管理器（DCM）適用于實現延遲鎖相環（DLL）、數字頻率綜合器、數字移相器或數字頻譜擴展器。 DCM還是鏡像、發送或再緩沖時鐘信號的理想選擇。另一種時鐘資源相位匹配時鐘分頻器（PMCD）可用于實現相位匹配分配時鐘或相位匹配延遲時鐘。

　　鎖相環（PLL）和混合模式時鐘管理器（MMCM）處理的工作有許多是相同的，比如頻率綜合、內外部時鐘抖動濾波、時鐘去歪斜等。這兩種資源也可用于鏡像、發送或再緩沖時鐘信號。

　　在深思設計實現細節時，把這些通常用法記在心里，有助于理清時鐘選擇的思路。對于長期產品發展規劃而言，在制定合適的時鐘策略時，應考慮各個器件系列之間的兼容性。下面讓我們深入了解一下這些時鐘資源。

　　您可以使用DCM將時鐘源的輸入時鐘信號相乘，生成高頻率時鐘信號。與此類似，可以將來自高頻率時鐘源的輸入時鐘信號相除，生成低頻率時鐘信號。

　　數字時鐘管理器

　　顧名思義，數字時鐘管理器（DCM）是一種用于管理時鐘架構并有助于時鐘信號成形和操控的模塊。DCM內含一個延遲鎖相環（DLL），可根據輸入時鐘信號，去除DCM輸出時鐘信號的歪斜，從而避免時鐘分配延遲。 大功率電感廠家 |大電流電感工廠