什么是 FPGA？

現場可編程門陣列 (FPGA) 是由通過可編程互連連接的可配置邏輯塊 (CLB) 矩陣構成的可編程半導體器件。相對于專為特定設計定制構建的專用集成電路 (ASIC) 而言，FPGA 能通過編程來滿足應用和功能要求。

雖然市面上也有一次性可編程 (OTP) FPGA，但絕大多數是基于 SRAM 的類型，大電流電感可隨著設計的演化進行重編程。

請參考下面的內容來具體了解方框圖中的各個突出顯示區域。

圖1
FPGA 單元結構。

IOB 細節
目前的 FPGA 可支持許多種 I/O 標準，因而為您的系統提供了理想的接口橋接。FPGA 內的 I/O 按 bank 分組 (見下圖) ，每個 bank 能獨立支持不同的 I/O 標準。 目前最先進的 FPGA 提供了十多個 I/O bank，能夠提供靈活的 I/O 支持。

CLB 細節
可配置邏輯塊是 FPGA 的基本邏輯單元。實際數量和特性會依器件的不同而改變，但是每個 CLB 都包含一個由 4 或 6 個輸入、一些選擇電路（多路復用器等）和觸發器組成的可配置開關矩陣。開關矩陣具有高度的靈活性，經配置可以處理組合型邏輯、移位寄存器或 RAM。 這里給出了一個高層次的 CLB 簡介。有關更多架構細節，敬請參閱相應器件的數據手冊。

DCM 細節
業界大多數 FPGA 均提供數字時鐘管理（Xilinx 所有 FPGA 均具有此特性），幾乎消除了過去設計者在將全局信號設計到 FPGA 中時不得不面對的歪斜及其它問題。

FPGA 的常見特性
當今的 FPGA 已經遠遠超出了先前版本的基本性能，并且整合了如 RAM、時鐘管理和 DSP 這些常用功能的硬（ASIC 型）塊。 FPGA 的基本組件如下。

可配置邏輯塊 (CLB)
CLB 是 FPGA 的基本邏輯單元。實際數量和特性會依器件的不同而改變，但是每個 CLB 都包含一個由 4 或 6 個輸入、一些選擇電路（多路復用器等）和觸發器組成的可配置開關矩陣。開關矩陣具有高度的靈活性，經配置可以處理組合型邏輯、移位寄存器或 RAM。 有關更多架構細節，敬請參閱相應器件的數據手冊。
互連
CLB 提供了邏輯性能，靈活的互連布線則負責在 CLB 和 I/O 之間傳遞信號。布線有幾種類型，從設計用于專門實現 CLB 互連、到器件內的高速水平和垂直長線、再到時鐘與其它全局信號的全局低歪斜布線。除非另行說明，否則設計軟件會將互連布線任務隱藏起來，用戶根本看不到，從而大幅降低了設計復雜性。
SelectIO (IOB)
目前的 FPGA 可支持許多種 I/O 標準，因而為您的系統提供了理想的接口橋接。FPGA 內的 I/O 按 bank 分組 (見下圖) ，每個 bank 能獨立支持不同的 I/O 標準。目前最先進的 FPGA 提供了十多個 I/O bank，能夠提供靈活的 I/O 支持。
存儲器
大多數 FPGA 功率電感中都提供嵌入式塊 RAM 存儲器，這樣可以在您的設計中實現片上存儲。這些能為您的設計實現片上存儲。Xilinx FPGA 提供高達 10 Mbits 的片上存儲 (每個區塊大小為 36 Kbits)，能夠支持真正的雙端口運行。

完整的時鐘管理
業界大多數 FPGA 都提供數字時鐘管理（所有 Xilinx FPGA 都具有此特性）Xilinx 推出的最高級 FPGA插件電感器 提供了數字時鐘管理和鎖相環鎖定功能，不僅提供了精確時鐘綜合功能，而且能夠降低抖動和實現過濾。

FPGA 解決方案、應用以及終端市場
由于其自身的可編程特性， FPGA 成為了眾多不同的市場的理想選擇。Xilinx 作為業電感器和電容器界領先公司提供了包含 FPGA 器件、高級軟件和可配置即用型 IP 核等在內的全套解決方案，可滿足以下市場和應用的需求：
應用方案

航空航天和軍用產品
用于實現圖形處理、波形生成和 SDR 部分重配置的抗輻射 FPGA 與 IP 核。
汽車
用于實現網關與駕駛員輔助系統、舒適性、便捷性、車載信息娛樂的汽車芯片和 IP 解決方案。 大功率電感廠家 |大電流電感工廠